 2 O: c% J" Y/ L R
, }9 e6 ]- ^; F* C0 v: X. Z0 W
7 I8 \- _$ W ^ F4 q7 b公仔箱論壇 全球 2nm 處理器工藝競爭進入白熱化階段，日本處理器企業 Rapidus 在該領域取得關鍵進展，其 2nm 工藝邏輯密度數據首次曝光，與行業龍頭台積電的 N2 工藝不相上下，且顯著超越Intel的 18A 工藝。tvb now,tvbnow,bttvb; Z% t+ w4 s" Y+ P
' P8 R' w, w3 Y+ c! `& x0 iTVBNOW 含有熱門話題，最新最快電視，軟體，遊戲，電影，動漫及日常生活及興趣交流等資訊。tvb now,tvbnow,bttvb1 y, J3 s) o# a: `# ?
tvb now,tvbnow,bttvb- x! S$ L% `7 b( [
據披露，Rapidus 的 2nm 工藝（命名為 2HP）邏輯密度達 237.31 百萬晶體管 / 平方毫米（MTr/mm²），而台積電 N2 工藝的這一數據為 236.17 MTr/mm²，二者處於同一水平，Rapidus 甚至在部分維度略有優勢。
; T$ H n" w0 ~/ P7 I5.39.217.76對比其他廠商，Intel 18A 工藝（含 BSPDN 技術）的邏輯密度僅為 184.21 MTr/mm²，與 Rapidus、台積電差距明顯。值得注意的是，Intel 更側重性能與功耗比的平衡，更高邏輯密度並非其核心目標，且 18A 工藝現階段主要供內部使用。Samsung 方面，其 2nm 工藝（2GAA）的邏輯密度數據暫未公開，3nm 工藝（3GAP）邏輯密度為 182.75 MTr/mm²，同樣落後於 Rapidus 與台積電的 2nm 工藝。
$ d8 H$ Y0 J& E1 q1 c$ R& S; K公仔箱論壇Rapidus 2HP 工藝採用高密度（HD）單元庫，單元高度 138 單位，基於 G45 間距設計，以最大化邏輯密度為核心目標。同時，該企業採用單片前端處理技術，可針對有限生產量靈活調整，並將改進成果應用於最終產品。公仔箱論壇0 `. F! X2 } | q& T
按計劃，Rapidus 將在 2026 年第一季度向客戶交付 2nm 工藝設計套件，這意味著其 2nm 技術距離商業化落地更進一步，全球 2nm 處理器競爭格局或將迎來新變化。tvb now,tvbnow,bttvb- b1 p. Z7 Y; g; x
https://news.mydrivers.com/1/1071/1071631.htm |
發表於 2025-9-5 09:50 AM
| 